

AK

Partial Translation of Japanese Laid-Open Patent

Publication No. 59-208587

(Published on November 26, 1984)

Japanese Patent Application No. 58-81785

(Filed on May 12, 1983)

Title: DISPLAY DEVICE

Applicant: TOSHIBA DENZAI KABUSHIKI KAISHA

(<Object of Invention> & <Structure of Invention>)

<Object of Invention>

The present invention has been made in order to solve the problems in the conventional display device. It is an object of the present invention to provide an inexpensive display device with a simple circuit structure. Brightness of each display element is adjusted by controlling a pulse width of the display device according to a graduation of a video image, which is to be displayed on the display device, based on a nonlinearly corrected video image signal.

<Structure of Invention>

To achieve the above object, a display device of the present invention includes a plurality of display elements arranged in a matrix pattern. Each of the display elements is a picture element in a video

image to be displayed on the display surface based on a nonlinearly corrected video image signal to have brightness corresponding to a video image level. Each of the display elements has a pulse width which is controlled according to a graduation of brightness to be outputted. The display device has A/D converting means, memory means, data storing means and data outputting means. The A/D converting means digitalizes the video signal without any corrections and outputs graduation data of the video signal level corresponding to each picture element. The memory means stores inversely converted data of the nonlinear correction and the data storing means temporarily stores each graduation data for each display element. The data outputting means inversely converts memory contents in the data storing means according to memory contents in the memory means, and outputs pulse width data according to optical output of display brightness corresponding to the graduation data.

⑬ 日本国特許庁 (JP)

① 特許出願公開

⑬ 公開特許公報 (A)

昭59—208587

⑤ Int. Cl.³
G 09 G 3/20
3/30
3/36
H 04 N 5/66

識別記号

庁内整理番号
8020—5C
6940—5C
7436—5C
7245—5C

③ 公開 昭和59年(1984)11月26日

発明の数 1
審査請求 未請求

(全 7 頁)

④ 表示装置

② 特 願 昭58—81785

② 出 願 昭58(1983)5月12日

② 発 明 者 柴野信雄

川崎市幸区堀川町72番地東芝電
材株式会社堀川町事業場内

② 発 明 者 浜口光洋

川崎市幸区堀川町72番地東芝電
材株式会社堀川町事業場内

① 出 願 人 東芝電材株式会社

東京都港区芝浦1丁目1番43号

③ 代 理 人 弁理士 伊東辰雄

外 1 名

明 細 書

1. 発明の名称

表示装置

2. 特許請求の範囲

1. 多数の表示素子をマトリクス状に配列してなる表示面を備え、映像信号レベル対輝度特性に予め非直線補正を施された映像信号に基づき該表示面に表示すべき映像中における絵素としての個々の表示素子を、出力すべき輝度の階調に応じてパルス幅制御する表示装置において、

前記映像信号を修正することなくディジタル処理して前記各絵素に対する該映像信号レベルの階調データを出力するA/D変換手段と、前記非直線補正の逆変換データを記憶した記憶手段と、その輝度の前記階調データを個々の表示素子ごとに一時記憶するデータ保持手段と、該データ保持手段の記憶内容を前記記憶手段の記憶内容に従って逆変換し前記階調データに対応する表示輝度の光出力に応じたパルス幅データを出力する手段とを具備することを特徴とする表示装置。

3. 発明の詳細な説明

(発明の分野)

本発明は、多数の絵素をマトリクス状に配列してなる表示面を備え、該表示面に表示すべき映像中における輝度階調に応じて各絵素の光出力をパルス幅制御して、静止、動画もしくは文字等またはこれらの組み合わせからなるカラーもしくは単色(モノクローム)の映像を表示する表示装置に関する。(発明の背景)

一般に、標準ビデオ信号は以下の理由により輝度対映像信号レベル特性に非直線的ないわゆるガンマ補正が施されている。すなわち、従来のTV等の映像表示装置はブラウン管(CRT)が主流であるが、このCRTにおいてはそのカソード電圧またはグリッド電圧すなわち映像信号電圧(V)対表示輝度(S)特性は、第1図aに示すように、ほぼ

$$S \propto V^{1/2}$$

の関係を有する。そこで、放送局やTVカメラ等の送信側で予め受信側に与える映像信号Vを第1

図bに示す直線的な画像信号V₀に対し
 $V_{11} = V_0$ すなわち $V - V_0 = V_{11}$

なる補正すなわちガンマ補正を施して第1図cに示すような非直線的な信号Vに変換し、これにより、受像側ではこの映像信号をそのままCRTのカソードまたはグリッドに印加すれば、 $S - V_0$ となり、第1図bに示すような直線的な輝度特性の映像再生を行なうことができるようになっている。

ところで、最近、例えば野球場、競技場、遊園地等のスコアボードや各種の表示用または屋外広告用の大型表示装置として、あるいは大型テレビまたは座席型テレビ用として、従来のテレビ受像機等に広く用いられているブラウン管の代りに、白熱ランプ、蛍光ランプ、発光ダイオード(LED)およびCRTなどの発光素子や、透過光もしくは反射光を閉断する液晶表示素子(LCD)などの表示素子を檢索として用い、この表示素子をマトリクス状に多数配置して表示面を構成するとともにこれらの表示素子の光出力すなわち表示輝度をパルス幅制御して映像を表示するようにした

- 3 -

(発明の目的)

本発明は、上述の従来形における問題点に鑑み、なされたもので、予め非直線補正を施された映像信号に基づき表示すべき映像の階調に応じて個々の表示素子をパルス幅制御して発光する表示装置において、回路構成をより簡略かつ安価にすることを目的とする。

(発明の構成)

上記目的を達成するため本発明では、多数の表示素子をマトリクス状に配置してなる表示面を備え、映像信号レベル対輝度特性に予め非直線補正を施された映像信号に基づき該表示面に表示すべき映像中における絵素としての個々の表示素子を出力すべき輝度の階調に応じてパルス幅制御する表示装置において、前記映像信号を補正することなくディジタル処理して前記各絵素に対する映像信号レベルの階調データを出力するA/D変換手段と、前記非直線補正の逆変換データを記憶した記憶手段と、その輝度の前記階調データを個々の表示素子ごとに一時記憶するデータ保持手段と、

- 5 -

表示装置が実用化されている。このような表示装置は、一定周期(例えば1/60秒)ごとにパルス幅制御された光出力を発生することにより各表示素子の表示輝度の制御を行なっている。この場合、蛍光ランプ、CRTなどのパルス幅制御に対する表示輝度特性は直線的になる。従って、直線性の良い映像再生を行なうためには上述のガンマ補正が施された映像信号Vを階層的に逆ガンマ補正して信号対表示輝度特性を直線的に修正する必要がある。また、白熱ランプのパルス幅制御に対する輝度特性は非直線的ではあるが、前述のカソードまたはグリッド制御されたブラウン管とは異なる特性となる。従って、この場合も映像信号を階層的に補正する必要がある。従来、このような逆ガンマ補正等の補正はアナログ的に処理していたが、映像周波数の帯域は4MHz以上必要のため、回路構成が複雑かつ高価となり、またこのような補正は近似近似で実現しているのでより精密な補正を行なおうとすればこの点からも回路構成は複雑かつ高価となるという不都合があった。

- 4 -

該データ保持手段の記憶内容を前記記憶手段の記憶内容に基づいて逆変換し前記階調データに対応する表示輝度の光出力に応じたパルス幅データを出力する手段とを具備することを特徴とする。

(実施例の説明)

以下、図面を用いて本発明の実施例を説明する。

第2図は本発明の1実施例に係る映像表示装置の全体構成を示す。また、第3図は第2図における要部の詳細を示す。第2図において、アンテナ1によって受信された受信信号は受信部2に導かれ、この受信信号の中から、一方では同期信号検出回路3を介して同期信号SYが取出され、他方では映像信号発生装置4を介して映像信号が取出される。映像信号発生装置4は、同期信号検出回路3からの同期信号SYに同期して動作するタイミング信号発生部5からのタイミング信号TMに基づいて、表示面6に配置された各表示素子7(7a, ..., 7n)の位置に対応するタイミングで映像信号をサンプリングし、このサンプリング信号をA/D変換して6ビット(0~63)

- 6 -

の同期データを出力する。この同期データは、1画面メモリ8の前記表示素子7のそれぞれに対応づけられたアドレスに一時格納され、垂直ブランキング期間等所定の時期に1垂直開閉(映像信号がNTSCの場合、1/60秒)より充分短い時間(例えば数μs)で表示制御部9に転送される。

表示制御部9は、第3図に示すように、表示面6の各表示素子7に対応してマトリクス状に配置されたラッチ21(21a, …, 21n)および比較器22(22a, …, 22n)と、1画面メモリ8から順次出力される各表示素子7ごとの同期データをラッチ群21に分配するための行アドレスデコーダ23および列アドレスデコーダ24とが設けられている。そして、同期データ転送時はタイミング信号発生部5から送出/供給クロック信号R/W、行アドレス信号RAおよび列アドレス信号CAを1画面メモリ8に供給して前記同期データを順次読み出すとともに、行アドレス信号RAを行アドレスデコーダ23に、列アドレス信号CAおよびラッチクロック信号LC

- 7 -

をANDゲート25を介して列アドレスデコーダ24に供給し、1画面メモリ8が順次発生する同期データをそれぞれ対応するラッチ21に順次記憶させるようにしている。

同期コントロール回路10は、両通信号検出回路3の出力する同期信号SYと同期してクロック信号TCを発生する発振器31、クロック信号TCを計数するカウンタ32、カウンタ32の計数出力をアドレスデータとして記憶内容が読み出されるROM(リードオンリメモリ)33、ROM33の出力を累計するカウンタ34を具備し、各同期データに対応する表示輝度の光出力を発生するためのパルス幅データを発生する。

ROM33に格納されるデータは以下のようにして求めることができる。今、逆ガンマ関数を $V_0 = S - V_{100}$ とし、輝度比 $S = 0 \sim 100\%$ に対応する映像信号レベルを63等分して各レベルを6ビットの同期データ $K = 0 \sim 63$ に変換するものとする、各同期データKに対応する輝度比は

- 8 -

$$S = (K/63) \cdots \times 100 (\%) \cdots (1)$$

従って、輝度比Sとパルス幅が比例する場合、 $S \times A_0$ (A_0 はROMのビット数)に最も近いアドレスで示される64個のビットにそれぞれ番号1を置き込み、残りの($A_0 - 64$)個のビットには番号0を置き込む。第1表は、512ビットのROMの512ビット中アドレスAd=12~511の500ビットを用いた場合に番号1が書き込まれるアドレスAd例を示す。なお、同期データ $K = 0 \sim 2$ に対応する輝度比 $S = 0 \sim 0.05\%$ は不点とみなして差支えないことから、ここではアドレスAd=11に番号0を置き込んでいる。従って実際に同期データ $K = 3 \sim 63$ に対応する61個のビットにのみ番号1が書き込まれる。

第1表

同期	3	4	...	61	62	63
輝度比	0.12	0.23	...	93.1	96.5	100
アドレス	12	13	...	477	493	511

- 9 -

第4図はROM33の記憶データと同期データKの輝度比特性曲線の関係を示す。同図は、512ビットのROMを用い、表示素子のパルス幅対輝度比は比例関係にある場合のもので、ROM33への書き込みデータを順次アクセスするに必要な時間(パルス幅)16.6μsを輝度比100%に対応させ、さらに、この輝度比100%を511等分し、0%および各分点に0~511の番号を割り当てる。次に、輝度比の0~100%に対応する映像信号レベルを63等分し、各等分点に0から順に63までの番号を付ける。この番号が同期データに相当する。そして、各等分点を基準値とする特性曲線の縦座標を示す第0~511番目の512ビットのうちの64ビットが番号1を置き込むビットである。なお、この番号1が書き込まれるアドレスすなわち同期パルスビッチは等比数列となり、その比は $S - V_{100}$ の関係式による。

第2表は、8ビット256バイトのROMを用

- 10 -

いて、R、G、B各色信号の両端／パルス幅変換データを書き込んだ例を示す。この場合、8ビット1バイトにおける任意の3ビット例えばD7、D5、D3をそれぞれR、G、B各色信号として用いることにより、1個のROMで3色分のデータを別渠に記憶することができる。

第2表

アドレス	D7	D6	D5	D4	D3	D2	D1	D0
00	1	0	1	0	1	0	0	0
01	0	0	0	0	0	0	0	0
02	0	0	1	0	0	0	0	0
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
FF	1	0	0	0	1	0	0	0

第5図は、パルス幅対輝度比特性を示すグラフで、直線Aは発光ランプ、CRT等の特性、曲線Bは白熱ランプの特性を示す。次に、第5図のグ

- 11 -

図するラッチ21の記憶内容すなわち所望データKDが与えられ、他方、その第2の入力Bにはカウンタ34の計数出力が供給されるとともに、 $B \leq A$ の間は出力信号を発生し、 $B > A$ となったところで出力信号をオフする。なお、ROM33に第1表に示すデータを書き込んだ場合、 $B=0$ であってアドレスA4=0~11のとき図示しない禁止回路により各表示素子7の駆動を禁止するようにすれば、表示輝度の直線性をより向上させることができる。

出力ドライバ11(11a、…、11an)は、第3図では第1列分の表示素子7a~7nに対応する1列分の出力ドライバ11a~11nのみを示しているが、各比較器22および表示素子7に対応して設けられており、比較器22からの出力信号により表示素子7を駆動する。これにより、各表示素子7はその光出力が所望データに対応する表示輝度に制御される。

なお、上述においては逆ガンマ関数として $S = V^{1/\alpha}$ を用いたが、表示素子7の特性および視感

- 13 -

ラフを用いてROM33への所望データを決定する手順を述べる。まず、輝度比0~100%に対応する所望のパルス幅0~16.6μsを511等分し、両端および各等分点に0から順に511までの番号を付ける。この番号がROM33の512ビットの各アドレスを示す。次に、前述(1)式により各所望データ $K=0\sim63$ に対応する輝度比Sを求める。そして、この輝度比Sを横座標とする特性グラフ上の点の縦座標すなわち所望Kの位置を示す所望0~511の番号を採取れば、この番号が信号1を書き込むべきビットのアドレスA4である。この方法によれば、パルス幅対輝度比特性がリニア、ノンリニアの如何にかかわらずROM33への所望データを求めることができる。

ROM33の記憶内容はカウンタ32の計数出力をアドレスデータとして順次読み出され、カウンタ34はこのROM33から読み出されるデータ“1”を計数する。この計数出力を各比較器22は、その第1の入力Aとしてこの比較器22が付

- 12 -

特性等、あるいはカラー表示装置における白バランスまたは色再現性の見地から例えば $S = V^{\alpha}$ ($\alpha = 2.2 \sim 3.0$)や、実験的に求めた映像信号対輝度特性等に従って逆変換または修正するようにしてもよい。また、上述においては、ROM33に1ビットデータを記憶させているが、ROM33からパルス幅データを直接読み出すようにしてもよい。この場合はカウンタ34を省略することができる。

(発明の効果)

以上のように、本発明によると、映像入力信号をデジタル処理して階調データに変換した後、ROM等を用いてデジタル的にデータ変換をしているため、アナログ回路を用いた場合の様な周波数帯域の問題を考慮しなくてよく、回路構成の複雑化および装置のコストアップを防止することができる。また逆ガンマ関数は $S = V^{1/\alpha}$ とある程度の範囲内で適宜選択するのが好ましいにもかかわらず、アナログ回路では一度設計した後は容易に変更できなかったが、本発明ではROM

- 14 -

による画素データを交換または読み替えているため、交換機能を備え換え、または交換ROMを交換することにより交換機能を容易に変更することができる。

4. 図面の簡単な説明

第1図a、cはそれぞれCRTのグリッド電圧対輝度特性(a)、理想的な信号対輝度特性による映像信号V(b)およびガンマ補正後の映像信号V^{1/2.2}(c)を示すグラフ、第2図は本発明の1実施例に係る表示装置の全体ブロック図、第3図は第2図における表示制御部、出力ドライバ、表示面および画素コントロール回路部分の詳細回路図、第4図は第3図におけるROMへの読みデータと逆ガンマ関数との関係を示すグラフ、そして第5図は第3図におけるROMへの読みデータとパルス幅対輝度比特性との関係を示すグラフである。


3：同期信号検出回路、4：映像信号発生装置、6：表示面、7a、…、7n：表示素子、

- 15 -


9：表示制御部、10：画素コントロール回路、21a、…、21n：ラッチ、31：クロックパルス発生レタ、32、34：カウンタ、33：ROM。

特許出願人 東芝電材株式会社
代理人 弁理士 伊東辰雄
代理人 弁理士 伊東哲也

- 16 -




第 1 図




第 4 図

第 2 図



第 3 図



第 5 図

